メンター・グラフィックスとサムスン電子、14nmプロセス用デザインキットを最適化(2013.6.3)


メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、サムスン電子株式会社(本社: 韓国スウォン市、以下サムスン電子)の14nm IC製造プロセス向けのCalibre® nmDRC™およびCalibre nmLVS™ルールデックが、前回のリリースと比較にして飛躍的に改善されたことを発表しました。例えば、両社の努力によってCalibre nmDRCのデザインキットの性能は前リリース比で50%向上しました。改定後のルールデックでは、演算プラットフォームに必要とされるメモリが少なくなったため、TATの短縮とデータセンターのコスト削減を実現します。プロセス世代に関わらず、設計サイクルの短縮が求められていますが、14nmに向けて微細化が進む設計においては、検証時間を継続的に最適化していくことが特に重要です。

「Calibreのサインオフ精度を維持し、必要なときに顧客が利用できるようにするため、サムスン電子とメンター・グラフィックスは協力して取り組んできました。サムスン電子では、Calibreプラットフォームをデザインルール・マニュアル(DRM)検証のリファレンスツールとして採用しているため、Calibreのサインオフデックをいち早く提供できます。サムスン電子の顧客は、設計の製造性を確保できる高精度のサインオフと、最短の設計サイクルを達成するための継続的な性能向上の両方を求めています。」サムスン電子、Senior Vice President of System LSI Infrastructure Design Center、Kyu-Myung Choi氏は、上記のように述べています。

これ以外にもメンター・グラフィックスとサムスン電子による最近の連携事例として、メンター・グラフィックスの配置配線システムであるOlympus-SoC™で使用できる14nmルールデックの開発が挙げられます。Olympus-SoCを使用して、代表的なライブラリやビアスタック構成などの主要パラメータを含む大規模な差別化されたIPブロックのためのクリティカル配線パターンを持つ14nmテストチップを作成しました。サムスン電子はまた、違反を素早く正確に解消するためにDFM(製造性考慮設計)に関わるリソグラフィのエラーをどのように解消すべきかを具体的に検討した上で、Calibre LFD™(Litho Friendly Design)の14nmプロセス用デザインキットもリリースしました。

「メンター・グラフィックスは、プロセス検証の最も早い段階からサムスン電子と協業し、各プロセスノードの量産化を支援しています。機能、精度、性能の向上を目指して設計フローを微調整していくなかで、双方のお客様に新たな価値を提供できるものと期待しています。」メンター・グラフィックス、Design to Silicon Division、Vice President and General Manager、Joseph Sawickiは、上記のように述べています。

メンター・グラフィックスについて

メンター・グラフィックス・コーポレーションは、世界中で成功を収めている電子機器メーカー、半導体企業、電子システム構築ベンダのニーズに応える製品をはじめとし、コンサルティング・サービス、受賞歴を誇るサポート・サービスを提供する、電子ハードウェアおよびソフトウェア設計開発ソリューションのグローバル・リーダーです。1981年に設立されたメンター・グラフィックスは、過去12ヶ月間の売上高としておよそ10.9億米ドルを計上しており、本社はアメリカ合衆国オレゴン州ウィルソンヴィルに所在しています。メンター・グラフィックスについての詳しい情報は、www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

ICナノメータ設計について

http://www.mentorg.co.jp/products/ic_nanometer_design/

Your local time is  where you live.

© 1995-2018 MetaLinc K.K.